科技新闻媒体EE Times报导，全球芯片产业的3巨头英特尔、台积电和三星正在认真研究一种新的3D芯片架构，垂直堆叠式场效晶体管架构可望解决当今最先进的纳米片技术持续存在的缩放问题。
这3大芯片制造商首次在去年12月的国际电子元件会议上发表演讲，暗示他们将在十年内实现CFET场效晶体管架构的商业化。
比利时微电子研究中心IMEC的CMOS组件项目总监Naoto Horiguchi表示，所有的芯片业巨头包括英特尔、三星、台积电，都展示他们的最新研究成果。
在CFET时代到来之前，芯片行业将经历3纳米片架构，以及静态随机存取记忆体等已经停止缩小尺寸的互补式金属氧化物半导体组件相关问题。 IMEC表示，缩小规模的停滞将迫使高性能运算芯片的设计者分解 SRAM等CMOS功能，并采用将旧技术节点和小芯片拼接在一起的解决方法。
外媒eNewsEurope日前也报导，由于英特尔和台积电的努力，使得CFET将成为十年内最可能接替闸极全环晶体晶体管的下一代先进制程得以实现。
晶体管大小有其物理限制，但事实上除藉由缩小晶体管之外，还可以利用3D堆叠晶体管的方法，利用相同大小的晶体管，提升单位面积晶体管密度，降低等效晶体管大小。
芯片产业现在遇到的瓶颈则是「Dennard 缩放比例定律」的失效，意味着「处理器功耗」已经达到极限。 Dennard 缩放比例定律说明，当晶体管愈做愈小，电容跟电压都会变小(注 3)，因此能耗也会跟着变小。
